IC设计高级研修班（TSID501）

   课程目标

        IC设计培训课程可以让学员深入了解复杂芯片的基本模块建立，把握时序的计算及其调整， 掌握DFT的概念和重要性及其实际应用，了解后端的芯片流片过程以及影响芯片性能的各种因数，掌握如何提高整个芯片设计的成功率和高性能，能够独立完成各个流程的设计，并大幅度提高个人在IC设计各个环节中的设计能力。
   培养对象

        专注于IC设计领域的人和希望了解整个IC设计流程的工程师，即将介入IC 设计领域的毕业生，即将转为从事半导体工作的人员,已经从事IC设计，如概念工程师，设计工程师，布线工程师，测试工程师,应用工程师，IC芯片设计项目经理。
   师资团队

       【JK 陈】

●    新加坡人，毕业于南洋理工大学，新加坡国立大学电子工程硕士，IC培训讲师，资深IC设计专家，有着10以上年的ASIC设计经验，在西门子半导体以及英飞凌担任多年的项目管理者，带领团队主持过8位微处理器的设计开发并且获得成功；为包括，新加坡，美国，法国，印度在内的多个的企业设计过ASIC项目。

更多师资力量请参见华清远见师资团队。

   教材

        ◆ 《IC设计高级研修班培训讲义》
   班级规模及环境

        为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限15人，多余人员安排到下一期进行。
   学时

        ◆课时: 共3天，每天6学时，总计18学时
        本班根据报名人数确定开班时间，如在需求请提前预约。
   费用

        ◆培训费用（含教材费）：公司（4900元），个人（3900元），学生（3500元，凭本人有效证件）
        ◆上课地点：清华大学
        ◆外地学员：代理安排食宿（需提前预定）

团体报名可优惠！

报选此课程可获200元折价劵！
   课程进度安排
时间 课程大纲

第一天
8:30
|
11:30

第一章 设计基础
      1.1 开课前的能力测试评估
      1.2 半导体的基本介绍及其发展前景

13:30
|
16:30

第二章 半导体特性
      2.1 MOS电子晶体管的操作原理
      2.2 COMS反向器 DC 和 AC 的转换特性
      2.3 半导体存储器特性－ROM, SRAM, DRAM,OTP, EEPROM, FLASH
      2.4 IC设计指导

第二天
8:30
|
11:30		   第三章 IC设计流程 
        3.1 RTL功能模块的建立
             3.1.1 代码的设计
             3.1.2 代码的综合，包括综合参数的设置，电压，频率，温度
              3.1.3 静态时钟分析
              3.1.4 布局布线
              3.1.5 动态时序分析
              3.1.6 布线验证
        3.2 封装流片
13:30
|
16:30

第四章 IC可靠性分析
      4.1 COMS的制作工艺
      4.2 IC 设计功耗和封装的关系，封装的趋势
      4.3  IC 的可靠性分析
            4.3.1 ESD静电防范措施
             4.3.2 电子漂移对设计的影响
             4.3.3 可靠性能的测试－HTOL,HAST,THB,PCT, TC
第五章 DFT (Design For Test)分析
      5.1 DFT 介绍
      5.2 DFT Nandtree 测试及其优点
      5.3 DFT IDDQ 静态电流测试的原理及其作用
      5.4 DFT 基本模拟测试

第三天
8:30
|
11:30

第5章 DFT高级部分
       5.5  DFT – 扫描测试的原理及其步骤
       5.6 DFT – 存储器的自动测试模块

13:30
|
16:30

第5章 DFT
      5.7 DFT - 节点边界扫描及功能测试
第6章 总结
      6.1 IC 设计的成本计算和收支平衡计算
      6.2 半导体的工艺挑战和趋势
      6.3 培训后的能力测试评估
      6.4 学员反馈
      6.5 颁发证书

我要参加 IC设计培训课程